

Εθνικό Μετσόβιο Πολυτεχνείο
Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών


Μάθημα: Σχεδίαση Συστημάτων VLSI
Τμήμα 2 Ομάδα 6

Μέλη Ομάδας:
Κούνσολας Σωτήριος(03121176)
Φατούρου Μαρία(03121077)

2η Εργαστηριακή Αναφορά


Άσκηση 1

Α) Στην πρώτη άσκηση της δεύτερης σειράς ζητούμενο είναι η σχεδίαση μιας πύλης XNOR σύμφωνα με το παρακάτω σχήμα:




Το κύκλωμα αποτελείται από δύο αντιστροφείς cmos και μία πύλη διάδοσης. Ο αντιστροφέας αντιστρέφει την είσοδο στην έξοδο δηλαδή μετατρέπει το λογικό 1 σε λογικό 0 και αντίστροφα ενώ η πύλη μετάδοσης μεταφέρει το σήμα στην έξοδο όταν το σήμα ελέγχου είναι λογικό 1. Το layout που σχεδιάζουμε είναι το παρακάτω και πρέπει να υπακούει στον πίνακα αληθείας της XNOR

a	b	C
0	0	1
0	1	0
1	0	0
1	1	1





Στη συνέχεια εφαρμόζουμε τα δύο σήματα A,B και τρέχουμε την προσομοίωση :




Τα αποτελέσματα της προσομοίωσης ταυτίζονται με τις ιδιότητες της XNOR.

Β)Στο δεύτερο ερώτημα πρέπει να γίνει μια εναλλακτική υλοποίηση με βάση τη σχέση Y=AB = [(AB)'(A+B)]' = [X(A+B)]' και χρήση σύνθετης πύλης, όπου X=(AB)'. Παραθέτουμε και την εναλλακτική υλοποίηση όπως υπάρχει στις διαφάνειες του μαθήματος :






και η προσομοίωση της διάταξης που επίσης υπακούει στον πίνακα αληθείας της XNOR.




Άσκηση 2


Ζητείται να σχεδιαστεί το layout της συνάρτησης F = [A(B+CD) + B(C+D)]'. Για το σκοπό αυτό σχεδιάζουμε το κύκλωμα της συνάρτησης με pmos και nmos transistors εφαρμόζοντας τους κανόνες που γνωρίζουμε από τη θεωρία. Για την υλοποίηση της πράξης AND τα nmos συνδέονται σε σειρά ενώ τα pmos παράλληλα. Έτσι σχεδιάζουμε το κύκλωμα που παρατίθεται παρακάτω συνοδευόμενο από μια ενδεικτική εκδοχή του layout και τον πίνακα αληθείας της συνάρτησης.




Το ραβδωτό διάγραμμα υλοποιείται με τη σχεδίαση των μονοπατιών euler που στη συγκεκριμένη περίπτωση είναι το C-D-B-A-B-D-C. Το layout το δημιουργούμε στην εφαρμογή microwind τηρώντας του κανόνες σχεδίασης και επαληθεύουμε με την εντολή “design rule checker” και απεικονίζεται παρακάτω:



Προσθέτουμε μη συμφασικές κυματομορφές σε κάθε μεταβλητή (A,B,C,D) και τρέχουμε το simulation:




Ελέγχουμε την ορθότητα της λύσης μας με συγκρίνοντας τις τιμές που προκύπτουν με τον πίνακα αληθείας που παραθέσαμε παραπάνω. Τέλος υπολογίζουμε την καθυστέρηση που εισάγει η προσομοίωση μεταξύ της εισόδου A και του output:




Άσκηση 3


Τέλος ζητείται να σχεδιασθεί το layout ενός πολυπλέκτης 2:1, εισόδων (A, B) και ενός σήματος ελέγχου E, που δίνεται από τη σχέση: F = (AE' + BE) με τη χρήση σύνθετης πύλης και αντιστροφέων. Ένας **π**ολυπλέκτης δύο εισόδων είναι ένα ψηφιακό κύκλωμα που επιλέγει μία από τις δύο εισόδους του και την περνά στην έξοδο, ανάλογα με την τιμή ενός σήματος ελέγχου. Ο πολυπλέκτης λειτουργεί σαν ένας "διακόπτης", επιτρέποντας την μεταφορά της μιας από τις δύο εισόδους στην έξοδο, με βάση την κατάσταση του σήματος ελέγχου. Στη συγκεκριμένη περίπτωση όταν το σήμα ελέγχου είναι E=0 επιλέγεται το A, ενώ όταν E=1 επιλέγεται το B.



Σχεδιάζουμε το κύκλωμα με nmos και pmos transistors και το παραθέτουμε μαζί με τον πίνακα αληθείας



Στο τέλος προσθέτουμε κι έναν αντιστροφέα cmos για αντιστροφή του αποτελέσματος που θα πάρουμε στην έξοδο


Analog simulation of C:\Users\User\Downloads\ergVLSI23.MSK
A
B
E
OUT
1.00
0.0
1.000
530ps
101023ps
1021ps
16ps
23ps
9ps
530ps
100823ps
1025ps
0.0
2.0
4.0
6.0
8.0
10.0
12.0
14.0
16.0
18.0
Time(ns)
Display
Delay
Bus value
between...
A
and...
OUT
Evaluate
Min/max/Av
Frequency
OUT
FFT
Time Scale
20n
Step (ps)
0.100
Reset
More
Close
Print
P=1.600µW